Uma visão da Cúpula RISC-V
Houve dois anúncios de Sistemas IAR em apoio ao estabelecimento de um ecossistema robusto para RISC-V. O primeiro foi com o provedor de IP, SiFivecolaborar para levar as ferramentas do compilador e do depurador do antigo ao IP do núcleo do processador configurável.
Espera-se que a integração de ferramentas e IP ofereça suporte a desenvolvedores para fornecer produtos e aumentar a implantação da arquitetura de conjunto de instruções (ISA) livre e aberta.
Anders Holmberg, diretor de estratégia da IAR Systems, disse que o objetivo é ajudar os desenvolvedores a aumentar a produtividade e se concentrar na inovação. “A SiFive é líder em IP de núcleo comercial RISC-V, e nosso conjunto de ferramentas IAR Embedded Workbench é o conjunto de ferramentas mais usado para a construção de aplicativos embarcados”, disse ele. O destaque está nas ferramentas de desenvolvimento e silício customizadas escaláveis e eficientes para atender às cargas de trabalho de computação.
O IAR Embedded Workbench para RISC-V estará disponível em meados de 2019. A cadeia de ferramentas alega oferecer “qualidade, tamanho e velocidade de código líder”, bem como um depurador integrado com suporte a simulações e depuração de hardware.
A empresa de software também anunciou uma parceria com o provedor de IP da CPU, Andes, para suportar os núcleos RISC-V da empresa, o AndesCore N25 (F) / NX25 (F) e o A25 / AX25, no IAR Embedded Workbench para RISC-V. A primeira versão estará disponível em meados de 2019. Os recursos de personalização de instruções de extensão de instrução AndeStar V5 e Extensão Customizada (ACE) do AndeStar V5 serão acoplados ao Workbench para maximizar a velocidade do código e minimizar o tamanho do código para os núcleos RISC-V.
Automação e computação em tempo real
A última versão de sua suíte de ferramentas e um novo núcleo EOSC-V otimizado para Linux e computação em tempo real foram anunciados Codasip.
Sua suíte de ferramentas Studio 8 permite aos desenvolvedores escrever uma descrição de alto nível de um processador e sintetizar automaticamente o design (foto).
“À medida que a especificação RISC-V ISA evolui e adiciona um número cada vez maior de extensões de arquitetura opcionais, uma metodologia de projeto de processador que permite a exploração arquitetônica rápida e a criação simplificada de RTL facilmente implementável se torna essencial”, observou Chris Jones, Vice-Presidente da Marketing na Codasip. “O que é necessário é uma linguagem de descrição de processador de alto nível otimizada para RISC-V”, acrescentou ele, apresentando o pacote de ferramentas.
A descrição do processador é escrita em CodAL, uma linguagem de descrição de arquitetura e, em seguida, a RTL do projeto, banco de testes, modelos de plataforma virtual e kit de desenvolvimento de software do processador (compilador C / C ++, depurador, profiler) são automaticamente sintetizados. A metodologia reduz o tempo gasto na manutenção de um kit de desenvolvimento de software completo (SDK) usando um modelo de processador de instrução precisa (IA) no CodAL para Tempo que seria necessário para manter um SDK completo e a implementação é significativamente reduzida graças à metodologia que usa um modelo de processador de instrução precisa (IA) no CodAL para geração de SDK e um modelo de ciclo preciso para implementação.
Novas funcionalidades e recursos para o conjunto de ferramentas da oitava geração incluem suporte a um depurador LLVM e OpenOCB, ambientes de desenvolvimento integrados Studio / CodeSpace (IDEs) baseados em Eclipse Oxygen e mais consoles interativos e melhorias nos conjuntos de testes e verificação para suportar RISC definido pelo usuário -V extensões.
A empresa também introduziu o processador Bk7 de 64 bits, adicionando à família Bk. Ele possui um pipeline de sete estágios com previsão de filiais, unidade de gerenciamento de memória completa opcional (MMU) com suporte de endereçamento virtual para sistemas operacionais como o Linux, extensões padrão populares RISC-V e interfaces externas padrão do setor.
É o processador de maior desempenho da empresa até hoje e é personalizável para os desenvolvedores adicionarem instruções, registros ou interfaces.
O Studio 8 e o processador Bk7 estarão geralmente disponíveis no primeiro trimestre de 2019, com acesso antecipado aos clientes selecionados imediatamente.
A Microchip anunciou que está adicionando o que acredita ser a primeira arquitetura FPGA RISC-V SoC do setor ao seu ecossistema Mi-V. Os FPGAs combinam FPGAs PolarFire da Microsemiconductor e um sub-sistema microprocessador baseado no RISC-V ISA.
Antes da Cimeira, o Fundação Linux anunciou sua colaboração com a Fundação RISC-V para acelerar o desenvolvimento de código aberto e a adoção do ISA RISC-V.